PROCESS × DEVICE · 复合研发工程师

既懂 CVD 薄膜工艺
又懂 CMOS 器件 的人

11 年半导体一线研发,从 3D NAND 到逻辑器件、从 TFT 到薄膜工艺窗口,横跨 process-device 的复合背景,帮你把工艺问题翻译成器件语言。

About

关于我

我是Diamond,一名半导体复合研发工程师。过去 11 年,我先后服务于国内头部存储与特色工艺产线,做过 3D NAND 的 CVD 薄膜工艺与器件研发,也做过 TFT 器件开发,现在聚焦 CVD 工艺开发与器件协同优化。

我的差异化在于:既能在腔体层面调薄膜均匀性、台阶覆盖、应力,也能在器件层面把薄膜参数映射成 I-V 特性与良率。这种横跨 process-device 的视角,在工艺整合(PIE)和良率提升(YE)岗位上尤其稀缺。

目前博士在读,持续把产线经验沉淀为可复用的方法论——这也是这个站点存在的意义。

11半导体研发经验
60+专利(授权 5)
3头部产线经历
博士集成电路工程在读
Capabilities

核心能力

工艺与器件双轮驱动,不是其中一项的延伸,而是两条线的真正交汇。

CVD 薄膜工艺

从腔体工艺窗口开发到量产良率爬坡,覆盖薄膜厚度均匀性、台阶覆盖、应力控制与缺陷抑制。

薄膜均匀性 / 台阶覆盖 / 应力
工艺窗口开发与 SPC
缺陷抑制与良率提升

CMOS / 器件研发

覆盖 3D NAND、逻辑器件与 TFT,能把薄膜工艺参数关联建模到器件电性与可靠性。

3D NAND / 逻辑 / TFT 器件
工艺-器件关联建模
电性 / 可靠性分析
Services

我能帮你做什么

把一线经验变成可用的交付。以下服务均基于公开领域知识与方法论,不涉及任何原单位保密信息。

01

简历优化(半导体方向)

针对工艺 / 器件 / PIE / YE 岗位,重构你的简历结构与量化表达,让猎头和面试官 10 秒看到亮点。

查看收费 →
02

模拟面试(器件 / PIE)

基于真实岗位 JD 做技术面试陪练,覆盖薄膜工艺、器件物理、失效分析与项目追问。

查看收费 →
03

技术顾问 / 工艺评审

为设备商、材料商与初创团队提供薄膜工艺窗口、器件结构评审的兼职顾问支持。

查看收费 →
04

工艺培训 / 知识分享

面向应届生与转行工程师的半导体薄膜工艺实战课程与公开分享。

查看收费 →
Writing

文章与思考

把产线里踩过的坑、想通的问题,写成能复用的方法论。

05失效模式
半导体薄膜工艺 · 实战清单

CVD 薄膜常见的 5 类失效模式——一个 11 年工艺工程师的实战清单

厚度均匀性差、颗粒污染、台阶覆盖空洞、薄膜应力开裂、电性与组分异常。每类都给现象、机理和排查思路。

阅读全文 →
···
即将发布

从 3D NAND 到逻辑器件:一个工艺-器件复合工程师的视角

为什么横跨 process-device 的人,在 PIE / YE 岗位上更稀缺、也更值钱。

敬请期待
Contact

聊聊你的需求

求职辅导、技术合作、内容合作都欢迎。工作日内一般当天回复。

状态博士在读 · 开放合作
合作原则公开领域 · 合规保密
微信二维码 - 天行健
微信:天行健(扫二维码加好友) 求职辅导 / 技术合作 / 内容合作,验证后回复。扫码或搜索微信号添加。
填写下方表单,我会在一个工作日内通过你留的方式回复

※ 表单由腾讯问卷提供(国内可用,数据存于你的问卷账号,不经第三方收件服务器)。提交后我会在问卷后台直接看到。

微信支付 · 简历优化 / 模拟面试

微信收款二维码

扫码付款后请通过微信告知我,我会立即跟进

※ 所有合作均基于公开领域知识与个人经验,遵守保密与竞业限制要求。